Analoginio skaitmeninio keitiklio (ADC) paaiškinimai, veikimo principai ir architektūros

Analoginiai-skaitmeniniai keitikliai (ADC) sudaro tiltą tarp realaus pasaulio analoginių signalų ir skaitmeninių elektroninių sistemų.Jie leidžia nuolat kintančius signalus, tokius kaip įtampa, garsas, temperatūra, slėgis ar jutiklių išvestis, matuoti, apdoroti ir saugoti kaip skaitmeninius duomenis.Praktiškai ADC našumas priklauso nuo kur kas daugiau nei vien tik skiriamosios gebos ar diskretizavimo greičio.Signalo kondicionavimas, anti-alias filtravimas, mėginių ėmimo ir palaikymo elgsena, laikrodžio kokybė, atskaitos stabilumas, PCB išdėstymas ir priekinės dalies nustatymas turi įtakos tam, kaip tiksliai keitiklis fiksuoja informaciją realiomis veikimo sąlygomis.Šiame straipsnyje paaiškinama, kaip veikia ADC, pagrindiniai konvertavimo etapai, skirtingų ADC architektūrų privalumai ir apribojimai bei praktiniai sistemos lygio parametrai, lemiantys našumą realiame pasaulyje.

Katalogas

Analoginio į skaitmeninį keitiklio (ADC) tyrinėjimas

Analoginis-skaitmeninis keitiklis arba ADC yra elektroninė grandinė, kuri realaus pasaulio analoginį signalą paverčia skaitmeniniais duomenimis.Tai leidžia skaitmeniniams procesoriams, mikrovaldikliams, atminties įrenginiams ir ryšių sistemoms nuskaityti signalus iš jutiklių, garso šaltinių, temperatūros prietaisų, slėgio sistemų ir kitų analoginių įėjimų.

Analoginiai signalai keičiasi nuolat, o skaitmeninės sistemos veikia su fiksuotomis skaitinėmis reikšmėmis.Dėl šios priežasties reikalingas ADC, kad būtų galima išmatuoti analoginį įvestį tam tikrais momentais ir pavaizduoti jį kaip skaitmeninį kodą.Šis procesas leidžia elektroninėms sistemoms analizuoti, saugoti, perduoti ir valdyti realaus pasaulio informaciją.

ADC naudojami daugelyje programų, įskaitant pramoninį valdymą, medicinos prietaisus, garso įrangą, duomenų rinkimo sistemas, ryšio įrenginius ir įterptąją elektroniką.Jų veikimas priklauso ne tik nuo skiriamosios gebos ir diskretizavimo dažnio, bet ir nuo įvesties signalo kokybės, atskaitos įtampos, laikrodžio, išdėstymo ir aplinkinės grandinės konstrukcijos.Dėl šios priežasties ADC geriausiai suprantamas kaip visos signalų grandinės dalis, o ne tik kaip atskiras komponentas.

Pagrindinis ADC veikimo principas

ADC analoginę įvesties įtampą paverčia skaitmeniniu žodžiu, perkeldamas signalą per kontroliuojamą matavimo grandinę, kuria siekiama išsaugoti informaciją ir kontroliuoti nuspėjamus klaidų šaltinius.Kasdieniame inžineriniame darbe ADC lengviau suprasti kaip sąveikaujančių projektavimo sprendimų seką, o ne kaip vieną „juodąją dėžę“.Juostos plotis, triukšmas, tikslumas, delsa ir galia atsiremia vienas į kitą, o tikras menas yra pasirinkti kompromisus, kurie vis dar nuosekliai elgiasi ant stendo, gamyboje ir lauke.Toliau pateiktuose skyriuose ši grandinė suskaidoma į etapus ir nurodomi mechanizmai, kurie linkę dominuoti realiuose rezultatuose.

Anti-aliasing ir įvesties kondicionavimas

Tikslas: prieš imant mėginius sumažinti spektrinį lankstymą

Prieš diskretizuojant įvesties spektras yra sąmoningai apribotas, kad dažnio komponentai, viršijantys pusę diskretizavimo dažnio (Nyquist dažnis, fs/2), neatsiskleistų į jums rūpimą juostą.Kai atsiranda slapyvardis, jis tampa matematiškai neatskiriamas nuo teisėto juostos turinio, todėl tolesnis apdorojimas negali patikimai „anuliuoti“.

Kai pasirodo slapyvardis, siužete jis dažnai atrodo apgaulingai „tikras“: spurtai, kurių nesitikėta, tonai atrodo stabilūs arba triukšmas, atrodo, turi formą.Ši patirtis linkusi pakeisti tai, kaip žmonės žiūri į priekinę dalį, o ne kaip į formalumą, o kaip į patikimo matavimo atitvarą.

Praktiniai įgyvendinimai ir dizaino pasirinkimai

Įprasti įgyvendinimai apima aktyvius RC filtrus, pasyviuosius RC tinklus ir perjungiamus kondensatorių filtrus, sinchronizuotus su diskretizavimo laikrodžiu.Pasirinkimą retai lemia vien idealus dažnio atsakas;paprastai tai lemia tai, kaip fiziškai atrenkama ADC įvestis ir koks iš tikrųjų yra atlaidus šaltinis ir tvarkyklė.

Daugelis ADC turi dinaminę įvesties apkrovą, nes prie įvesties periodiškai prijungiamas diskretizavimo kondensatorius.Šis perjungimo veiksmas reiškia, kad filtras nemato statinės apkrovos, o ADC nemato tobulai kondicionuoto šaltinio;du etapai veikia vienas kitą taip, kad jie gali būti subtilūs, kol nebus išmatuoti.

Filtras gali atrodyti tinkamai imituojant arba matuojant atskirai, tačiau prijungtas prie ADC gali neveikti, nes vairuotojas negali pakankamai greitai nustatyti mėginių ėmimo kondensatoriaus.Įprasta suvokimo akimirka yra matyti, kad švarus sinusinių bangų šaltinis sukuria netikėtus iškraipymus, mažus nuo kodo priklausančius bangavimus arba harmoniką, kurios nebuvo prieš prijungiant ADC.

• Suvestinis sąrašas: kas paprastai lemia filtro pasirinkimą

• Įėjimo diskretizavimo metodas ir efektyvi perjungiamo kondensatoriaus apkrova

• Tvarkyklės stiprumas, šaltinio varža ir nusistovėjimo riba tarp dažnio

• Leidžiamas fazės poslinkis ir grupės vėlavimo elgesys programai

• Jautrumas komponentų tolerancijoms ir temperatūros pokyčiams

• Kiek planuojama išvalyti skaitmeninį filtravimą po perteklinio atrankos

Kompromisas: pralaidumas ir atsiskaitymas prieš fazės elgesį

Ryškesnis žemųjų dažnių atsakas gali agresyviau slopinti už juostos ribų esančią energiją, tačiau dažnai tai padidina fazės poslinkį, didesnį grupės delsą ir ilgesnį nusistojimo laiką.Šie šalutiniai poveikiai gali tapti ribojančiu veiksniu, kai keitiklio prašoma išmatuoti greitai kintančias įvestis arba multipleksinius kanalus.

Siekdamos gauti tikslius duomenis, daugelis komandų renkasi vidutinio laipsnio filtrą, kurį lengva vairuoti ir kuris švariai nusistovi, tada remiasi pertekline atranka ir skaitmeniniu filtravimu, kad sumažintų nepageidaujamų komponentų likučius.Šis kelias gali atrodyti ne toks „vadovėlis tobulas“, tačiau jį lengviau patvirtinti ir lengviau išlaikyti stabilų temperatūrą ir gamybos paplitimą.

Pasikartojantis elgesys tarp realių leistinų nuokrypių dažnai pranoksta teorinį ryškumą, ypač kai signalo grandinė turi elgtis taip pat šalto užvedimo metu, karšto mirkymo metu ir po komponentų senėjimo.

Mėginio ir laikymo (S/H) veikimas

Tikslas: Konversijos metu nejudinkite įvesties

Mėginio ir palaikymo priekinė dalis užfiksuoja įvestį tam tikru momentu ir išsaugo ją kondensatoriuje, kad vidinė konversijos logika matytų stabilią įtampą.Be šio sulaikymo veiksmo keitiklis veiksmingai persekioja judantį įvestį, o išvestis galiausiai atspindi ir amplitudę, ir laiko neapibrėžtumą.

Kai įvestis keičiasi greitai, net nedidelis neapibrėžtumas mėginių ėmimo momente gali atrodyti kaip papildomas triukšmas arba netikėtas iškraipymas.Tai gali būti nelinksma naudojant didelio našumo dizainą, nes skaitmeninė išvestis atrodo užimta, net jei manoma, kad analoginis šaltinis yra švarus.

Pagrindinės neidealybės ir kodėl jos svarbios

Suvestinis sąrašas: trys elgesys, paprastai paaiškinantys „paslaptingą klaidą“

• Įsigijimo laikas (atsiskaitymas)

• Nukritimas (laikymo nuotėkis)

• Diafragmos virpėjimas (laiko neapibrėžtis)

Įsigijimo laikas (atsiskaitymas): kur atskleidžiama pavaros jėga

Mėginių ėmimo kondensatorius turi įkrauti iki įvesties lygio per turimą gavimo langą.Jei tvarkyklė per silpna arba šaltinio varža per didelė, kondensatorius nevisiškai nusistovi ir atsirandantys kodai pasislenka šališkai, o ne visiškai atsitiktinai.

Klaidos dažnai didėja didėjant įvesties dažniui ir gali tapti labiau matomos multipleksuojant kanalus, nes diskretizavimo kondensatorius turi „šokti“ toliau tarp nuoseklių mėginių.Ši problema dažnai iškyla, kai vienas kanalas veikia tinkamai, tačiau tikslumas mažėja, kai kanalų įtampos skirtumas didėja.

Droop (Hold Leakage): mažas irimas, realios pasekmės

Palaikymo laikotarpiu nuotėkio srovės lėtai iškrauna kondensatorių, sukeldamos nedidelį laikomos įtampos sumažėjimą.Tai yra labiau svarbu lėtesniuose keitikliuose arba architektūrose, kur konversijos laikas yra pakankamai ilgas, kad skilimas nustotų būti nereikšmingas.

Diafragmos virpėjimas: kai laikrodžio trūkumai tampa įtampos klaida

Mėginių ėmimo laiko neapibrėžtis tiesiogiai paverčiama įtampos triukšmu, proporcingu įvesties posūkio greičiui.Didelės spartos ir didelės raiškos scenarijuose tai dažnai tampa ribojančiu veiksniu ir gali atrodyti priešingai: vardinių bitų pridėjimas nepadeda, jei klaidų biudžete dominuoja laikrodžio neapibrėžtis.

Kai atrenkama greita sinusinė banga, pagerinus laikrodžio kokybę efektyvioji skiriamoji geba gali padidėti labiau nei pakeitus ADC, nes drebėjimo sukeliamas triukšmas sumažėja, nors keitiklio duomenų lapo bitų skaičius išlieka toks pat.

Sistemos lygio pasekmės: tvarkyklė veikia kaip keitiklio dalis

„ADC našumas“ dažnai reiškia „priekio galo našumą“.

Įdiegtoje aparatinėje įrangoje stebimas ADC našumas dažnai priklauso nuo analoginės tvarkyklės stadijos, o ne nuo keitiklio.Jei vairuotojas negali greitai įsitvirtinti ir išlaikyti mažus iškraipymus ADC atrankos tinkle, duomenų lapų numeriai gali likti nepasiekiami net tada, kai ADC techniškai veikia tinkamai.

Suvestinis sąrašas: tipiški tvarkyklės elementai, kurie formuoja rezultatus

• Op-amp arba buferinės pakopos

• Transformatoriai

• Jutiklių sąsajų tinklai

• Specialios ADC tvarkyklės arba visiškai diferencialiniai stiprintuvai

Kaip komandos sumažina netikėtumų tikrinimo metu

Patikimas būdas yra traktuoti įvesties tvarkyklę, anti-alias filtrą ir S/H kaip vieną bendrą priekinę dalį ir patvirtinti juos kartu naudojant blogiausio atvejo signalo žingsnius ir temperatūros kampus.Tokia mąstysena sumažina vėlyvojo etapo derinimą, kai skaitmeniniai duomenys „atrodo neteisingai“, bet pagrindinė priežastis yra analoginis nusistovėjimas.

Kvantifikavimas: analoginių reikšmių susiejimas su atskiraisiais kodais

Idealus kvantavimo modelis ir LSB dydis

• Diskretūs sprendimai iš laikomo analoginio lygio

Kvantifikavimas susieja laikomą analoginę reikšmę su vienu iš 2^N atskirų N bitų ADC kodų.Naudojant visos skalės atskaitą Vref, idealus kodo plotis (vienas mažiausiai reikšmingas bitas) yra:

LSB = Vref / 2^N

• Klaida egzistuoja net idealiame modelyje

Kadangi reikšmės tarp kodo ribų negali būti tiksliai pavaizduotos, kvantavimas sukelia būdingą klaidą.Idealiame modelyje ši paklaida yra ±0,5 LSB.

Praktinis aiškinimas: raiška nėra tas pats, kas tikslumas

• Du klausimai, kurie supainioja specifikacijų diskusijose

LSB dydis atsako „kaip puikūs žingsniai“, o tikslumas priklauso nuo to, kaip arti kodo perėjimo slenksčiai yra numatytose vietose ir kiek stabilūs jie išlieka laikui bėgant.

• Kas gali suklysti tikro dizaino atveju

Problemos dažnai prasideda, kai dizainas grindžiamas vien tik bitų skaičiumi, o atskaitos stabilumas, triukšmas ir priekinės dalies nusistovėjimas laikomi paskubomis.Rezultatas gali būti išvesties duomenys, kurie atrodo įspūdingai smulkūs, tačiau tikroviškomis veikimo sąlygomis neišliks patikimai teisingi.

• Tylus, bet dažnas nusivylimo šaltinis

Kai skaitmeninė išvestis atrodo stabili, bet kinta priklausomai nuo temperatūros ar apkrovos sąlygų, tai paprastai nėra „skaitmeninis keistumas“.Tai analoginė ekosistema, etaloninis elgesys, susiejimas, nusėdimo ribos, rodymas per kodo srautą.

Pavyzdys (tos pačios reikšmės, aiškesnis atvaizdavimas)

• Žingsnio dydžio apskaičiavimas

Kai Vref = 8 V ir N = 3, LSB = 1 V.

• Suvestinis sąrašas: idealios kodų dėžės

- 0–1 V → 000
- 1–2 V → 001
- 2–3 V → 010
- 3–4 V → 011
- 4–5 V → 100
- 5–6 V → 101
- 6–7 V → 110
- 7–8 V → 111

• Ką paprastai reiškia „perjungimas prie ribos“.

Atliekant bandymo sąrankas, vertės, esančios šalia perėjimo (pavyzdžiui, arti 3,0 V), dažnai persijungia tarp gretimų kodų, kai yra įvesties triukšmo, atskaitos triukšmo ar virpėjimo.Šis perjungimas automatiškai nėra defektas;tai dažnai yra sąžiningas rodiklis, kad bendras sistemos triukšmas yra maždaug LSB dalis.

Kodavimas ir skaitmeninės išvesties pristatymas

Nuo vidinio sprendimo iki naudojamų duomenų

• Kodo pasirinkimo pavertimas perkeliamu žodžiu

Po kvantavimo, kodavimas išveda pasirinktą kodą kaip dvejetainį žodį arba nuoseklų bitų srautą.Šis veiksmas dažnai atrodo nesudėtingas, kol neprasideda integracija, nes sąsajos detalės nustato laiką, delsą ir duomenų vientisumą taip, kad vien programinė įranga ne visada gali popierizuoti.

• Konsoliduotas sąrašas: bendri integravimo klausimai

- Išvesties formatas: tiesus dvejetainis, dviejų komplemento, poslinkio dvejetainis

- Sąsajos tipas: SPI, lygiagrečiai, LVDS, JESD204

- Sistemos apribojimai: laiko uždarymas, delsos biudžeto sudarymas, duomenų vientisumas ir jautrumas bitų klaidoms

- Kelių laikrodžių problemos: laikrodžio domenų kirtimai ir sinchronizavimo strategija

- Išdėstymo realybės: įžeminimas, grįžtamosios srovės keliai ir signalo vientisumas

• Kur „ADC derinimas“ virsta „skaitmeniniu derinimu“

Daugelyje sistemų pats konvertavimas yra geras, tačiau laikrodžio domeno sąveika, įžeminimo parinktys arba ribinis sąsajos laikas sukuria simptomus, panašius į analoginį triukšmą.Tai gali būti žeminantis projekto etapas, nes pataisymas gali būti susijęs su maršruto parinkimu, užbaigimu arba laikrodžio medžio disciplina, o ne ADC nustatymuose.

Praktinė įžvalga: skaitmeninė švara išsaugo analogišką elgesį

• Skaitmeninis triukšmas gali nutekėti atgal

Nors kodavimas ir perdavimas yra skaitmeniniai, prastas išdėstymas arba triukšmingos skaitmeninės grįžtamosios srovės gali susijungti su analogine priekine dalimi ir sumažinti efektyvų našumą.

• Į ką daugiausia dėmesio skiria patyrusios išdėstymo apžvalgos

Atskirdami grįžimo kelius, jei reikia, kontroliuodami varžą, kur tai iš tikrųjų svarbu, ir taikant disciplinuotą įžeminimo strategiją, dažnai atkuriama išmatuojama ENOB.Praktiškai tai gali būti patenkinta, nes pagerina vietinį aparatinės įrangos elgesį, o ne pasikliauja tolesniu filtravimu, kad paslėptų trūkumus.

Realūs nukrypimai nuo idealios perdavimo kreivės

Pagrindinės klaidos sąlygos

• Suvestinis sąrašas: bendrieji perdavimo kreivės nukrypimai

- Poslinkio klaida: beveik pastovus perdavimo kreivės poslinkis

- Stiprinimo klaida: nuolydžio paklaida, kuri pakeičia išvestį, palyginti su idealiu

- Integralinis netiesiškumas (INL): tikrosios perdavimo funkcijos nuokrypis nuo tiesės

- Diferencinis netiesiškumas (DNL): kiekvieno kodo pločio nuokrypis nuo 1 LSB;didelis DNL gali sukurti trūkstamus kodus

• Kaip jie rodomi už duomenų lapo ribų

Poslinkio ir stiprinimo klaidos dažnai jaučiasi „valdomos“, nes atrodo kaip globalūs poslinkiai, o INL/DNL gali jaustis labiau užsispyręs, nes iškraipo perdavimo funkcijos formą ir gali subtiliai skirtis priklausomai nuo kodo ir veikimo sąlygų.

Kodėl šios klaidos yra svarbios praktikoje

• Klaidų tipų suderinimas su taikymo skausmu

Šie neidealumai įtakoja, ar ADC gerai elgiasi atliekant tikslius matavimus, valdymo kilpas ar spektrinę analizę.Poslinkio ir stiprinimo klaidas dažnai galima ištaisyti kalibruojant, o INL/DNL ir į triukšmą panašūs efektai (drebėjimas, šiluminis triukšmas, atskaitos triukšmas) paprastai nustato ribas, kurių kalibravimas neištrina.

• Įžemintas kalibravimo vaizdas

Kalibravimas gali ištaisyti sistemingus poslinkius, tačiau jis patikimai nepašalina iškraipymo mechanizmų ar nestabilių slenksčių.Dažnas rezultatas yra tas, kad kalibravimas geriausiai veikia, kai sistema jau yra stabili.

Pagrindinis požiūris: ADC veikia kaip sistema, o ne kaip viena specifikacijų linija

• Kodėl „N bitai fs“ palieka per daug

Apibūdinant ADC tik kaip „N bitų fs mėginiais per sekundę“, praleidžiami apribojimai, lemiantys, kiek naudingos informacijos iš tikrųjų gaunate.Visa grandinė formuoja rezultatą: anti-alias filtravimas, pavara ir prisitaikymas prie S/H, laikrodžio vientisumas, atskaitos elgsena ir keitiklio tiesiškumas.

• Konsoliduotas sąrašas: kas paprastai nustato naudojamo našumo lubas

- Anti-alias filtro elgesys realios įkėlimo metu

- Vairuotojo nusėdimas ir iškraipymas atrankos tinkle

- Laikrodžio virpėjimas ir paskirstymo kokybė

- Atskaitos triukšmas, poslinkis ir sujungimo takai

- INL/DNL elgesys tarp kodų ir temperatūros

• Kas bendro paprastai turi stiprų lauko našumą

Sistemos, kurios gerai elgiasi už laboratorijos ribų, paprastai yra tos, kuriose apribojimai buvo apsvarstyti anksti, patvirtinti realiais dirgikliais (žingsniais, kelių tonų signalais, temperatūros matavimais) ir patobulintos atliekant iteraciją priekinėje dalyje, o ne bandant „pataisyti vėliau“, kai skaitmeninis išvesties formatas ir integravimo grafikas jau yra užrakinti.

ADC architektūros tipai ir kur jie geriausiai tinka

ADC architektūros dažnai grupuojamos pagal tai, kas tiksliai yra kvantuojama.

Tiesioginiai ADC paverčia įvesties įtampą tiesiai į skaitmeninį kodą, lygindami tą įtampą su atskaitos lygiais.

Netiesioginiai ADC eina labiau apvaliu keliu: pirmiausia jie paverčia įtampą į tarpinį dydį, dažnai laiką, įkrovą ar dažnį, o tada suskaitmenina tą tarpinį rezultatą.

Šis skirtumas išaiškėja tikro bandymo metu.Triukšmas įžeminant, atskaitos poslinkis nuo temperatūros, laikrodžio fazės triukšmas ir elektros linijų trikdžiai gali turėti įtakos signalo keliui.Tokiomis sąlygomis pasirinkimas tarp tiesioginio ir netiesioginio konvertavimo dažnai lemia klaidų, atsirandančių derinant, tipą.ADC architektūra turi daugiau įtakos nei duomenų lapo specifikacijos, nes ji taip pat nustato, kurios klaidos sumažinamos, o kurios lieka matomos.

Netiesioginiai metodai paprastai pakeičia pralaidumą į pastovumą.Integruodami, kaupdami arba skaičiuodami laikui bėgant, jie natūraliai išlygina plačiajuostį triukšmą ir gali stipriai slopinti periodinius trikdžius.Toks elgesys yra užtikrintas sistemose, kuriose tikslumas turi atrodyti taip pat per sekundes ir minutes, o ne tik per mikrosekundes.

Tiesioginiai metodai, priešingai, remiasi greitu sprendimų priėmimu.Jų praktinė trintis dažniausiai atsiranda dėl atskaitos nustatymo, palyginimo neapibrėžtumo ir įvesties atrankos proceso vientisumo, o ne dėl ilgalaikio vidurkio nustatymo.

Naudingas būdas sukurti tiesiogines ADC šeimas yra užduoti du klausimus: kiek palyginimų atliekama viename pavyzdyje ir kiek grandinių pakartojama, kad tai įvyktų.„Flash“, SAR ir kiti tiesioginiai stiliai pateikia skirtingus atsakymus, o šie atsakymai paverčia skirtingus išlaidų modelius silicio srityje, galia, delsa ir triukšmo biudžetas.Šiuolaikinės sistemos taip pat remiasi šiomis idėjomis naudojant vamzdynus (scenarijus, didelio pralaidumo kvantavimas) ir sigma-delta metodus (perteklinis diskretizavimas su triukšmo formavimu), paprastai todėl, kad komanda bando pasiekti konkretų greičio ir tikslumo tašką, grafiko pabaigoje neatskleidė, kad „lengva“ rankenėlė iš tikrųjų perkelia tris kitas rankenėles vienu metu.

• „Flash“ keitikliai: daug palyginimų vienu metu, dubliuojant aparatinę įrangą ir atitinkamus galvos skausmus.

• SAR keitikliai: vienas lygintuvas, pakartotinai naudojamas visoje palyginimų sekoje, o konversijos laikas didėja didėjant skyrai.

• Dviejų nuolydžių keitikliai: amplitudė paverčiama laiko intervalu, kurį galima skaičiuoti pagal laikrodį, pasižymi dideliu stabilumu ir trukdžių atmetimu, bet lėtesniu atnaujinimu.

• Vamzdynų architektūros: etapinis kvantavimas, skirtas dideliam pralaidumui.

• Sigma-delta architektūra: perteklinis diskretizavimas ir triukšmo formavimas, siekiant didelio tikslumo per dažnių juostos plotį.

„Flash ADC“ (visiškai lygiagreti konversija)

Flash ADC užbaigia konversiją iš esmės vienu sprendimo įvykiu, lygiagrečiai lygindamas įvestį su slenksčių banku.N bitų blykstė paprastai naudoja 2^N − 1 lygintuvus, atskaitos kopėčias (dažnai rezistorių eilutę arba lygiavertį tinklą) ir koduotuvą, kuris termometro tipo komparatoriaus išvestis paverčia dvejetainiu žodžiu.Kadangi visi palyginimai vyksta vienu metu, delsa išlieka labai maža ir tik silpnai seka skiriamąją gebą.Dėl šios savybės blykstės dizainas jaučiasi beveik „nepaprastas“ labai plačiajuostėse atrankos grandinėse, greitose valdymo kilpose ir didelės spartos ryšio imtuvuose, kur vėlavimai yra skausmingai matomi.

Sąskaita pateikiama dėl eksponentinio aparatinės įrangos augimo.Kiekvienas pridėtas bitas beveik padvigubina lyginamąjį skaičių, o tai kaskaduojasi į didesnį matricos plotą, didesnę galią ir didesnę įvesties talpą, pateikiamą signalo šaltiniui.Praktiškai ta įvesties įkėlimas nustoja būti abstrakčia specifikacija ir tampa plokštės lygio apribojimu: stipresnės tvarkyklės, kruopštus užbaigimas ir trumpas valdomos varžos maršrutas dažnai tampa skirtumu tarp švarios aukšto dažnio įvesties ir paslaptingai blankios ar iškraipytos.

Neatitikimas yra dar viena neišvengiama flash realybė.Turint tiek daug lyginamųjų priemonių, poslinkio variacijos nėra kertinis atvejis;esant didesnei raiškai tai tampa normalia veikimo būsena.Jei kalibravimo nėra, neatitikimas rodomas kaip kodo klaidos.Jei pridedamas kalibravimas, kalibravimo sudėtingumas ir paleidimo elgsena tampa sistemos asmenybės dalimi, ką platesnis dizainas turi toleruoti, o ne ignoruoti.Dėl to komandos paprastai laiko blykstę toje teritorijoje, kur pokalbyje dominuoja pralaidumas, o skiriamoji geba gali išlikti kukli, nes bandant pasiekti aukštą skiriamąją gebą naudojant visiškai lygiagrečią aparatinę įrangą, atrodo, kad mokate sudėtines palūkanas.

Praktinis niuansas yra tas, kad blykstės veikimą retai padiktuoja tik palyginimo masyvas.Kai atrankos dažnis didėja, atskaitos pasiskirstymas, kodavimo įrenginio metastabilumas ir substrato triukšmo sujungimas dažnai tampa tikruoju problemų šaltiniu.Gerai veikiantys dizainai linkę traktuoti etaloninį tinklą ir skaitmeninę perjungimo aplinką kaip analogines problemas, turinčias analoginių pasekmių, o ne kaip „tik skaitmeninę“ įgyvendinimo detalę, kurią vėliau galima išvalyti.

Sėkmingas aproksimacijos registras ADC (SAR ADC)

SAR ADC skaitmeninamas vykdydamas dvejetainę paiešką, naudodamas vieną lyginamąjį įrenginį, mėginių ėmimo ir palaikymo tinklą ir vidinį DAC, dažniausiai talpinį DAC, nes jis gerai suderina su maža statine galia.Paėmus įvesties atranką, SAR logika preliminariai patvirtina MSB, DAC sukuria bandomąją įtampą, o lyginamoji priemonė nusprendžia, ar atrinkta įvestis yra aukščiau ar žemiau to bandymo.Sprendimas išlaikomas, kitas bitas išbandomas ir tai kartojama tol, kol visi N bitai bus išspręsti.

Pakartotinai naudojant vieną lyginamąjį įtaisą ir vieną DAC, plotas ir galia išliks daug mažesni už tą pačią skiriamąją gebą.SAR keitikliai taip pat puikiai integruojami į mišraus signalo konstrukcijas, nes jų skaitmeninė logika yra kompaktiška ir jų atrankos elgsena gali būti griežtai valdoma.Daugeliui įterptųjų jutiklių ir duomenų gavimo būdų SAR atrodo kaip mažiausiai dramatiška parinktis: pakankamai skiriamosios gebos, kad būtų galima pateikti tikrus matavimus, pakankamai greičio stebėjimui ir valdymui ir galia, kuri nesukelia argumento dėl akumuliatoriaus veikimo trukmės.

Konversijos laikas apytiksliai didėja kartu su N, nes atliekamas vienas palyginimas kiekvienam bitui, pridėjus DAC ir lygintuvui reikalingą nusistojimo laiką.Šis mastelio keitimas tampa labai apčiuopiamas auklėjimo metu.Kai komanda padidina atrankos dažnį ir mato trūkstamus kodus arba iškraipymus, pagrindinė priežastis dažnai nėra SAR būsenos mašina;tai nebaigtas DAC nusistovėjimas arba nepakankamas mėginių ėmimo kondensatoriaus gavimo laikas.Įvesties disko galimybė yra dažnas „tylus apribojimas“.Mažas pasirinkimas, kuris atrodo nekenksmingas, pvz., didesnės serijos rezistorius, pridėtas apsaugai, gali sulėtinti diskretizavimo tinklo įkrovimą ir sukelti stiprinimo klaidą arba harmoninius iškraipymus esant aukštesniems įvesties dažniams.Grupės, kurios nuolat pasiekia nuspėjamą našumą, paprastai aiškiai numato įsigijimo laiką ir tikrina jį pagal blogiausio atvejo šaltinio varžą, temperatūrą ir atskaitos toleranciją, o ne pasitiki vardinėmis vertėmis.

Ribojantys veiksniai, dominuojantys daugelyje SAR dizainų, yra konkretūs ir išbandomi:

• DAC nusistovėjimas ir tiesiškumas.

• Lyginamasis triukšmas ir atatranka.

• Atskaitos stabilumas esant dinaminei apkrovai.

• Laikrodžio virpėjimo efektai atrinktoms įvestims.

Vienas projektavimo įprotis, kuris sumažina netikėtumų skaičių, yra nuoroda į savo analoginį tiekimo geležinkelį su disciplinuotu maršruto parinkimu, atsiejimu ir trumpalaikių įvykių analize.SAR konvertavimas per kiekvieną bitų bandymą grąžina įkrovą į atskaitą, o šis grįžtamasis ryšys gali emociškai nuslopinti laboratorijoje, kai jis maskuojamas kaip „atsitiktinis“ triukšmas, kol kas nors pagaliau teisingai patikrina atskaitos kaištį.

Dviejų nuolydžių ADC (integruojanti, laiku pagrįsta konversija)

Dviejų nuolydžių ADC paverčia įtampą laiku.Jis integruoja fiksuoto intervalo įvestį, tada integruoja priešingo poliškumo atskaitą, kol integratoriaus išvestis grįžta į nulį.To antrojo etapo trukmė (deintegracija) yra proporcinga vidutinei įvesties sumai per pirmąjį etapą.Skaitiklis matuoja deintegracijos intervalą naudodamas stabilų laikrodį, o skaičius tampa skaitmenine išvestimi.

Patrauklumas yra tas, kad integracija natūraliai atlieka vidurkį.Atsitiktinis triukšmas mažėja kartu su vidurkinimo langu, o periodiniai trukdžiai gali būti labai atmesti, kai integravimo laikas yra suderintas su sveikuoju tinklo periodo kartotiniu.

Įprastų tinklo sinchroninių langų pavyzdžiai: 20 ms, kai dažnis yra 50 Hz, 16,67 ms, kai dažnis 60 Hz, arba bet kurio iš jų sveikieji kartotiniai.

Štai kodėl dviejų nuolydžių keitikliai turi ilgą tiksliųjų prietaisų, tokių kaip skaitmeniniai multimetrai, istoriją: jie išlieka stabilūs net tada, kai matavimo aplinka yra netvarkinga.Suoluose ir lauko aptvaruose galimybė slopinti linijos triukšmą be sudėtingo filtravimo dažnai sutaupo daugiau inžinerinio laiko, nei siekiant nežymių neapdorotos skiriamosios gebos patobulinimų.

Kompromisas yra reagavimas.Ir integravimas, ir deintegravimas trunka realų laiką, o konversijos paprastai trunka milisekundes ar ilgiau.Dėl šios tikrovės dvigubas nuolydis prastai tinka greitai besikeičiantiems signalams, griežtam uždarojo ciklo valdymui arba plačiajuosčio bangos formos fiksavimui.Jis šviečia, kai signalai juda lėtai, o tikslas yra patikimas vidurkis.Praktiškai dviejų nuolydžių tikslumas yra ne tik integratoriaus istorija;tai priklauso nuo atskaitos stabilumo, kondensatoriaus dielektrinio elgesio, nuotėkio srovių ir laiko laikrodžio.Gerai atlikti dizainai pasirenka komponentus ir laiko langus, dėl kurių šie klaidų šaltiniai yra nuspėjami, ir jie priima lėtesnį atnaujinimo greitį kaip praktinę matavimų kainą, kuri išlieka pastovi dėl temperatūros svyravimų ir elektros trukdžių.

Žvelgiant iš platesnės perspektyvos, dvejopo nuolydžio tikslas yra ne laimėti „didelės skiriamosios gebos“ rinkodaros konkursą, o matavimo vientisumo išsaugojimas.Kai sistemos savininkui iš tikrųjų rūpi pakartojamumas ir atsparumas trukdžiams, papildomo laiko praleidimas integravimui dažnai yra paprasčiausias kelias į pasitikėjimą.

ADC techniniai parametrai

ADC galimybės dažnai susilieja į „tikslumą ir greitį“, tačiau tikras pasirinkimas paprastai nusprendžiamas pagal tai, kas atsitiks, kai keitiklis įterpiamas į visą signalo grandinę.Priekinės dalies pralaidumas, atrankos dinamika, atskaitos švara, laikrodžio veikimas, sąsajos laikas ir PCB diegimo detalės gali tyliai dominuoti galutiniame matavimo rezultate.Drausminga darbo eiga yra paversti programos lūkesčius į parametrus, kuriuos galima išmatuoti ir apginti projekto peržiūroje.

Sąrašo stiliaus reikalavimai, kurie puikiai paverčiami ADC kriterijais:

- Mažiausias reikšmingas signalo pokytis
- Didžiausias signalo dažnio turinys
– Leidžiama delsa (valdymo jautrumas ir buferio uždelsimas)
- Procesoriaus / FPGA pralaidumo, atminties ir programinės įrangos paslaugų biudžetas

Tikslumas: nominali skiriamoji geba yra pradžia, o ne garantija

Rezoliucija apibūdina, kiek skirtingų išvesties kodų gali sukurti ADC.Idealus N bitų keitiklis suteikia 2^N kodų, o tai reiškia idealų LSB dydį:

LSB = viso masto diapazonas / 2^N

Pavyzdys: su 8 bitų ADC 5 V diapazone, LSB ≈ 5 V / 256 = 19,53 mV.

Atliekant laboratorinį darbą, įprasta jaustis optimistiškai dėl „dar vieno bito“, kol pasirodys pirmieji triukšmo grafikai ir histogramos.Kai įvesties nuorodos triukšmas ir atskaitos triukšmas apima kelis LSB, papildoma vardinė skiriamoji geba paprastai atrodo gerai ant popieriaus, o realus detalumas šiek tiek pagerinamas.Nepatogus (bet naudingas) paėmimas yra tas, kad lenta dažnai nusprendžia, kiek bitų iš tikrųjų turite pasilikti.

Klaidos terminai, lemiantys tikrąjį tikslumą (be antraštės specifikacijos)

Duomenų lapuose „konversijos klaida“ gali būti apibendrinta kaip blogiausio atvejo nukrypimas nuo idealios perdavimo funkcijos, paprastai išreiškiamas LSB.Šis skaičius yra kelių mechanizmų bendras rezultatas, ir tai padeda juos atskirti, nes jie skirtingai elgiasi pagal kalibravimą, temperatūrą ir laiką.

• Poslinkio klaida

Poslinkio klaida perkelia visą perdavimo kreivę į kairę arba į dešinę.Ant stendo jis pasirodo iš karto: įžemintas įėjimas, kuris turėtų duoti nulinį kodą, rodo nulinį rodmenį.Daugeliui komandų patogu tai ištaisyti vieno taško kalibravimu paleidžiant arba atliekant gamybos bandymą, jei temperatūros poslinkis neviršija lūkesčių ir nereikalauja dažno pakartotinio kalibravimo.

• Gain Error

Stiprinimo klaida keičia perdavimo kreivės nuolydį.Ištaisius poslinkį, stiprinimo paklaida tampa akivaizdesnė: rodmenys gali atrodyti gerai arti nulio, bet svyruoti aukštai arba žemai prie visos skalės.Dviejų taškų kalibravimas (beveik nulis ir beveik visa skalė) yra tipiškas lauką palankus metodas, kuris pašalina didžiąją dalį poslinkio ir padidėjimo klaidų, o gilesnio tiesiškumo elgseną iš esmės nepakeičia.Šią problemą dažnai lengviau ištaisyti, nes stiprinimo klaidą paprastai galima pakoreguoti neperprojektuojant analoginio priekio.

• INL (integralus netiesiškumas)

INL apibūdina perdavimo kreivės nukrypimą nuo idealios tiesios linijos visoje diapazone.Jis rodomas, kai programa priklauso nuo nuoseklaus proporcingumo, pvz., jutiklio tiesiškumo, valdymo kilpų arba bangos formos matavimo, kai svarbus formos tikslumas.Praktinis nusivylimas yra tas, kad paprastas dviejų taškų kalibravimas „neištaiso“ INL problemos;jei INL viršija tai, ką sistema gali toleruoti, tipinės parinktys yra šios:

- Pasirinkite keitiklį, kurio tiesiškumas yra geresnis
- Sumažinkite arba percentruokite įvesties diapazoną, kad sistema veiktų linijiškesnėje srityje
- Taikykite skaitmeninę korekciją naudodami charakteristikų lentelę (su susijusiu bandymo laiku ir priežiūros našta)

• DNL (diferencinis netiesiškumas) ir trūkstami kodai

DNL matuoja, kiek kiekvienas kodo plotis yra artimas 1 LSB.Kai DNL yra per didelis, sistema gali rodyti prilipusius kodus arba trūkstamų kodų, o tai gali būti ypač atgrasus atliekant žemo lygio matavimus ir kodų tankio ar histograma pagrįstą analizę.Gamyboje histogramos testai dažnai naudojami norint anksti pažymėti trūkstamo kodo elgesį, nes osciloskopo pėdsakas, kuris „atrodo pakankamai švarus“, vis tiek gali užmaskuoti kodo paskirstymo defektus.

Efektyvi skiriamoji geba (ENOB) ir triukšmas, su kuriuo iš tikrųjų gyvenate

Sąžiningesnis tikslumo įrėminimas yra toks: kiek bitų galima naudoti realiame surinkime.Šiluminis triukšmas, atskaitos triukšmas, kvantavimo triukšmas ir skaitmeninis sujungimas sumažina efektyvų bitų skaičių (ENOB), dažnai agresyviau esant aukštesniems įvesties dažniams.Mišrių signalų plokštėse dažnas ir šiek tiek skausmingas atradimas yra tas, kad skaitmeninė veikla, greiti GPIO kraštai, didelės spartos nuosekliosios magistralės, perjungimo reguliatoriai padidina triukšmo lygį tol, kol ADC elgsis taip, lyg jame būtų mažiau bitų, nei nurodyta duomenų lapo antraštėje.Dėmesys grįžtamoms srovėms, įžeminimo strategija ir atskaitos maršrutas dažnai duoda daugiau išmatuojamų patobulinimų nei pakeitimas į šiek tiek „geresnį“ ADC modelį.

Sąrašo stiliaus triukšmo ir sujungimo veiksniai, kurie dažniausiai veikia ENOB:

- Šiluminis triukšmas (priekiniai rezistoriai, stiprintuvai, jutiklio šaltinio varža)
- Etaloninis triukšmas ir atskaitos varža
- Kvantavimo triukšmas ir diafragmos neapibrėžtis (priklauso nuo dažnio)
- Skaitmeninis sujungimas per įžeminimo/grįžimo takus ir tiekimo bėgius
- EMI paėmimas per didelės varžos mazgus ir ilgus pėdsakus

Greitis: konversijos laikas, pralaidumas ir delsa kaip atskiri klausimai

Greitis dažnai apibūdinamas kaip konversijos laikas: delsa nuo atrankos (arba konversijos pradžios) iki galiojančio išvesties kodo.Metrika, kuri yra svarbi, priklauso nuo sistemos asmenybės: valdymo kilpoms rūpi delsa ir determinizmas, o įrašymo ir srauto sistemoms – nuolatinis pralaidumas ir buferis.

Architektūros nulemti greičio skirtumai

Konversijos laikas labai skiriasi priklausomai nuo ADC architektūros, o kompromisai paprastai atsiranda greitai, kai pripažįstama analoginė priekinė dalis ir išdėstymo apribojimai.

• Flash ADC

„Flash“ keitikliai gali atlikti konversijas per keliasdešimt nanosekundžių ar mažiau.Jie tinka ekstremaliam pralaidumo scenarijui, kai galia ir kaina yra priimtini.Kasdieniniame aparatūros darbe dominuojantys rūpesčiai tampa išdėstymo disciplina ir įvesties pavaros stiprumas, nes priekinė dalis turi nusistovėti ypač greitai ir parazitai nustoja būti „smulkios detalės“.

• SAR (successive Approximation Register) ADC

SAR ADC dažnai yra praktiškoje vidurinėje juostoje, nuo mikrosekundžių iki šimtų nanosekundžių didesnio našumo dalyse.Jie taip pat įveda bendrą realaus pasaulio apribojimą: įvestis paprastai atrenkama perjungiamo kondensatoriaus tinkle.Signalo šaltinis turi įkrauti diskretizavimo kondensatorių gavimo lange arba projekte turi būti pridėtas buferinis stiprintuvas ir (arba) RC tinklas.Daugelis problemų, kurios iš pradžių atrodo kaip „ADC netiesiškumas“, yra neišsamiai išsprendžiamos mėginių ėmimo momentu, o tai gali būti beprotiška, kol nebus užrašytas ir patikrintas gavimo laikas ir šaltinio varža.

• Dviejų nuolydžių (integruojantis) ADC

Dviejų nuolydžių ADC paprastai yra nuo dešimčių iki šimtų milisekundžių per konversiją ir tinkamai sukonfigūravus, jie gali stipriai atmesti periodinius trukdžius (ypač 50/60 Hz).Jie dažnai pasirenkami lėtiems, didelio tikslumo prietaisų stiliaus matavimams, kai yra toleruojamas delsos laikas ir vertinamas pakartojamumas.

Atrankos dažnis turi atitikti pralaidumą ir nusistovėjimo elgseną

„Pavyzdžių per sekundę“ pasirinkimas nėra tik Nyquist pratimas.Analoginė priekinė dalis turi nusistovėti iki reikiamo tikslumo prieš atrankos įvykį.Jei tikslas yra, pavyzdžiui, 0,5 LSB nusėdimas didelės raiškos sistemoje, nusistovėjimo laikas gali tapti ribojančiu veiksniu, net jei ADC šerdis yra pakankamai greita.Patikimas projektavimo įprotis yra traktuoti visą įvesties tinklą kaip laiko biudžeto dalį, o ne ką nors „reguliuoti vėliau“, nes vėlyvos stadijos netikėtumai dažniausiai sukelia skubotą, nepatogią pertvarkymą.

Sąrašo stiliaus elementai, priklausantys atsiskaitymo / laiko biudžetui:

- Jutiklio išėjimo varža ir bet koks apsaugos tinklas
- Anti-alias filtro komponentai ir jų laiko konstantos
- Multiplekserio pasipriešinimas įjungimui ir įkrovos įpurškimo elgsena
- Buferinio stiprintuvo pralaidumas, apsisukimo greitis ir atkūrimas
- ADC gavimo langas ir mėginių ėmimo kondensatoriaus charakteristikos

Įvesties diapazonas, poliškumas ir priekinio galo dažnių juostos plotis (kaip ADC atitinka tikrąjį signalą)

Įvesties diapazonas ir poliškumas, vienpolis ir dvipolis, vieno galo ir diferencialas, apibrėžia, kaip ADC prisijungia prie signalo aplinkos.Diferencialiniai įėjimai gali sumažinti jautrumą bendrojo režimo triukšmui ir pagerinti elektrinio triukšmo nustatymų tvirtumą, tačiau jie taip pat verčia atidžiai tikrinti bendrojo režimo ribas, stiprintuvo išvesties svyravimus ir įvesties apsaugos elgesį.

Priekinės dalies pralaidumas dažnai neįvertinamas.Net kai dominantis signalas yra „lėtas“, greiti kraštai, trukdžiai arba multipleksinis diskretizavimas gali reikalauti plataus dažnių juostos pločio, kad signalas nusistovėtų greitai ir nuspėjamai.Naudojant multipleksuotus kanalus, kanalų tarpusavio atminties efektai ir įkrovimo dalijimasis gali iškraipyti rodmenis, nebent tinklas skirtas atkurti tarp mėginių;Kai tai pasirodo pirmą kartą, gali atrodyti, kad sistema yra „persekiojama“, tačiau dažniausiai tai yra tik įkrovimo dinamika.

Atskaitos įtampa: stabilumo inkaras už kiekvieno kodo

Nuoroda apibrėžia kiekvieno išvesties kodo skalę, o jo elgsena dažnai lemia, ar kalibravimas išlieka prasmingas esant temperatūrai ir laikui.Jei nuoroda klaidžioja arba ją užteršia plokštės triukšmas, ADC gali atrodyti nenuosekliai, net jei pats keitiklis veikia taip, kaip nurodyta.

Vidinė ir išorinė nuoroda

Vidinės nuorodos sumažina komponentų skaičių ir supaprastina integravimą, tačiau jos gali turėti didesnį triukšmą arba poslinkį nei tikslios išorinės nuorodos.Išorinės nuorodos gali pagerinti stabilumą, kai tinkamai tvarkomi maršruto parinkimas, atsiejimas ir terminis išdėstymas.Praktiniuose projektuose nuorodos dėjimas arti ADC, naudojant švarų grįžimo kelią ir atskyrimas nuo greitų skaitmeninių srovių gali būti toks pat svarbus kaip ir specifikacijos duomenų lape.

Jautrumas poslinkiui, triukšmui ir apkrovai

Atskaitos poslinkis rodomas kaip ilgalaikis stiprinimo pokytis, o atskaitos triukšmas pasirodo tiesiogiai kaip konversijos triukšmas.Subtilesnė problema yra dinaminis atskaitos įkėlimas: kai kurie ADC ima trumpalaikes sroves iš atskaitos mėginių ėmimo ar konvertavimo metu.Jei atskaitos šaltinis arba jo atsiejimo tinklas negali švariai tiekti šių srovės impulsų, gali atsirasti papildomų triukšmų ir iškraipymų, kurių derinimas užtrunka po to, kai išdėstymas sustingsta.

Sąrašo stiliaus nuorodų elgsena, kuri dažnai iškyla tikrinant:

- Temperatūros svyravimai ir ilgalaikis senėjimas
- Plačiajuostis ir žemo dažnio (1/f) triukšmas
- Dinaminiai apkrovos žingsniai konversijos metu
- Jautrumas atskaitos šaltinio varžai ir atsiejimo vietai

Skaitmeninės sąsajos apribojimai: pralaidumas atsiranda sistemos lygiu

Išvesties formatas (lygiagretus arba nuoseklus) yra daugiau nei laidų pasirinkimas;tai tampa laiko ir pralaidumo sutartimi su procesoriumi arba FPGA.Konverteris, pasižymintis dideliu analoginiu našumu, vis tiek gali neveikti, jei sąsaja ir duomenų kelias negali nuolat ir nuspėjamai perkelti duomenų.

Serijinės sąsajos (SPI, LVDS, JESD204 ir kt.)

Nuosekliosios nuorodos sumažina kaiščių skaičių, tačiau nustato laikrodžio reikalavimus, delsą, protokolo pridėtines išlaidas ir jautrumą drebėjimui.Pasikartojantis suklupimas sistemos lygiu yra prielaida, kad sąsajos pralaidumas „lygus“ ADC mėginių ėmimo dažniui, neskiriant biudžeto kadravimui, skaitymo delsoms, sinchronizavimui, juostos viršijimui ir programinės įrangos / programinės įrangos aptarnavimo laikui.Tas neatitikimas dažniausiai pasirodo vėlai, kai tvarkaraštis įtemptas ir kantrybė menkesnė, nei kas nors nori pripažinti.

Sąrašo stiliaus nuosekliosios sąsajos aplinkybės, kurios dažniausiai riboja ilgalaikį fiksavimą:

- Protokolo pridėtinės išlaidos ir kadravimo efektyvumas
- Nuskaitymo delsa ir buferio gylis
- Laikrodžio kokybės, virpėjimo perdavimo ir derinimo reikalavimai
- Programinės įrangos / tvarkyklės aptarnavimo laikas ir planavimo kintamumas

Procesoriaus / FPGA biudžetas ir deterministinis laikas

Nuolatinį atranką dažnai riboja DMA sąranka, pertraukimų dažnio ribos, atminties pralaidumas, talpyklos efektai ir buferio strategija.Pragmatiškas atrankos veiksmas yra apskaičiuoti blogiausio atvejo duomenų perdavimo spartą (įskaitant metaduomenis) ir patikrinti, ar visas fiksavimo kelias gali jį išlaikyti nuolat, o ne tik trumpomis serijomis, kurios greitai atrodo gerai.

Galios, paketo, PCB apribojimai ir sąnaudų ir našumo kompromisai

Tiekimo ribos, energijos išsklaidymas ir pakuotės tipas turi įtakos šiluminiam elgesiui ir išdėstymo rizikai.Maži paketai taupo plotą, tačiau gali padidinti maršruto tankį, padidinti sujungimo kelius ir apsunkinti disciplinuotą skaidymą.Daugelyje tikrų plokščių labiausiai patenkinamas „atnaujinimas“ yra ne didesnės raiškos keitiklis, o paketo pasirinkimas, leidžiantis švaresnį įžeminimą, trumpesnius atskaitos pėdsakus ir didesnį atskyrimą tarp analoginių ir skaitmeninių regionų – pokyčiai, kurie paprastai aiškiai matomi matuojant triukšmą.

Kaina ir našumas geriausiai vertinamas sistemos lygiu.Pigesnis ADC, reikalaujantis tikslaus buferio, švaresnės atskaitos, griežtesnio filtravimo ar papildomų PCB sluoksnių, gali kainuoti daugiau nei aukštesnės kokybės ADC, kuris supaprastina aplinkinę grandinę ir sumažina integracijos neapibrėžtumą.

Praktinė atrankos strategija (Sprendimų rėmas, kuris išlieka kruopščiai)

Patikimas būdas pasirinkti ADC yra užrakinti reikalavimus tokia tvarka, naudojant skaičius, kuriuos komanda gali išmatuoti ir pakartotinai patikrinti, kai vystosi dizainas:

Reikalavimas Užrakto užsakymas

• Apibrėžkite mažiausią reikšmingą signalo pokytį ir leistiną triukšmo ribą (tai informuoja apie efektyvius skyros tikslus).

• Apibrėžkite maksimalų signalo pralaidumą ir delsos toleranciją (tai lemia diskretizavimo dažnį ir architektūros tinkamumą).

• Patvirtinkite įvesties disko galimybes ir nuskaičiuojamą biudžetą (tai dažnai nusprendžia, ar bus įtrauktas buferis).

• Pasirinkite standartinį metodą, kuris atitiktų dreifo ir triukšmo lūkesčius esant realiam maršruto parinkimui ir šiluminiams apribojimams.

• Įsitikinkite, kad skaitmeninė sąsaja ir tolesnis duomenų kelias gali palaikyti nuolatinį pralaidumą.

• Patikslinkite paketo, galios ir sąnaudų pasirinkimą, kai pirmiau minėti apribojimai gerai veikia kartu.

Ši tvarka padeda išvengti žinomų spąstų: pasirenkant keitiklį pagal skiriamąją gebą ir antraštės atrankos dažnį, tada vėlai atrandant tą atskaitos triukšmą, nustatomos ribos arba sąsajos laikas nustatomos tikrosios sistemos našumo lubos.

Išvada

ADC projektavimas galiausiai yra sistemos lygio inžinerinė problema, o ne paprastas komponentų parinkimas.Tikroji konversijos kokybė priklauso nuo to, kaip gerai veikia visa signalo grandinė, įskaitant analoginę priekinę dalį, atskaitos grandinę, atrankos tinklą, laikrodžio sistemą, skaitmeninę sąsają ir PCB diegimą.Skirtingos ADC architektūros, tokios kaip „Flash“, SAR, dvigubo nuolydžio, dujotiekio ir „sigma-delta“ sprendžia skirtingus našumo prioritetus, įskaitant greitį, skiriamąją gebą, delsą, pralaidumą, triukšmo atmetimą ir energijos suvartojimą.Praktikoje geriausias ADC paprastai yra tas, kuris atitinka tikrąjį signalo elgesį, aplinkos sąlygas ir ilgalaikius visos sistemos stabilumo reikalavimus, užuot tiesiog siūlęs aukščiausias specifikacijas popieriuje.

Dažnai užduodami klausimai [DUK]

1. Kodėl realaus pasaulio ADC našumas dažnai neatitinka duomenų lapo skiriamosios gebos specifikacijų?

ADC duomenų lapo skiriamoji geba apibūdina tik galimų skaitmeninių kodų skaičių, o ne tikrąjį tikslumą, pasiektą veikiančioje sistemoje.Praktinėje aparatinėje įrangoje tokie veiksniai kaip atskaitos triukšmas, laikrodžio virpėjimas, priekinės dalies nusistovėjimo elgsena, PCB išdėstymas, įžeminimo kokybė ir įvesties tvarkyklės apribojimai dažnai mažina efektyvų keitiklio veikimą.Didėjant įvesties dažniams, laiko neapibrėžtis ir analoginiai iškraipymai gali sunaudoti naudingą dinaminį diapazoną dar ilgai, kol pasiekiamas teorinis bitų gylis.

2. Kaip anti-alias filtravimas įtakoja bendrą ADC matavimo tikslumą?

Anti-alias filtravimas apriboja nepageidaujamo dažnio turinį prieš atimant atranką, todėl už juostos ribų esantys signalai neatsiranda į naudojamą signalo juostą.Kai atsiranda slapyvardis, gauti artefaktai tampa matematiškai neatskiriami nuo galiojančių signalo duomenų.Praktiškai silpnas anti-alias filtravimas dažnai sukelia netikėtų impulsų, iškraipymų arba klaidingų dažnių komponentų, kurie analizės metu atrodo teisėti.Todėl tinkamas filtro dizainas tampa būtinas norint išsaugoti patikimus matavimus didelės spartos duomenų gavimo sistemose.

3. Kodėl didelės skiriamosios gebos ADC sistemose labai svarbus mėginių ėmimo ir laikymo nustatymo elgesys?

Mėginio ir palaikymo grandinė turi užfiksuoti analoginį signalą ir leisti visiškai nusistovėti mėginių ėmimo kondensatoriui prieš pradedant konvertavimą.Jei įvesties tvarkyklė arba šaltinio varža negali pakankamai greitai įkrauti kondensatoriaus, ADC sukuria šališkumo konvertavimo klaidas, o ne visiškai atsitiktinį triukšmą.Šios nustatymo problemos tampa sunkesnės esant didesniems įvesties dažniams arba kanalų tankinimo metu, kai diskretizavimo kondensatorius turi pakartotinai pereiti tarp didelių įtampos skirtumų.

4. Kaip diafragmos virpėjimas riboja ADC veikimą esant aukštiems dažniams?

Diafragmos virpėjimas sukelia tikslaus mėginių ėmimo momento laiko neapibrėžtumą.Kai įvesties signalas greitai keičiasi, net mažos laiko klaidos tiesiogiai virsta įtampos matavimo paklaidomis.Didelės spartos sistemose, tokiose kaip osciloskopai, RF imtuvai ir programinės įrangos radijo imtuvai, laikrodžio virpėjimas dažnai tampa dominuojančiu efektyvios skiriamosios gebos ir dinaminio diapazono apribojimu, net kai pats ADC palaiko didelį vardinį bitų gylį.

5. Kodėl SAR ADC plačiai naudojami šiuolaikinėse mišrių signalų sistemose?

Successive Approximation Register (SAR) ADC užtikrina praktinę greičio, skiriamosios gebos, energijos vartojimo efektyvumo ir silicio sudėtingumo pusiausvyrą.Jie naudoja dvejetainės paieškos konvertavimo procesą, kuris pakartotinai naudoja vieną palyginiklį ir DAC, o ne reikalauja didžiulės lygiagrečios aparatinės įrangos, pvz., „Flash“ keitiklių.Dėl to SAR ADC yra labai tinkami įterptoms sistemoms, pramoniniam valdymui, prietaisams ir jutiklių sąsajoms, kur svarbu nuo vidutinės iki didelės skiriamosios gebos ir efektyvus energijos naudojimas.

6. Dėl ko „Flash ADC“ tinka itin didelės spartos programoms, nepaisant jų apribojimų?

„Flash ADC“ vienu metu atlieka visus įtampos palyginimus, naudodami dideles lyginamąsias masyvas, todėl konversijos gali būti baigtos itin greitai ir labai maža delsa.Ši architektūra yra labai efektyvi tokiose programose kaip didelės spartos ryšio sistemos, radarai ir plačiajuosčiai osciloskopai.Tačiau lyginamųjų dalių skaičius didėja eksponentiškai didėjant skiriamajai gebai, didėjant energijos suvartojimui, silicio plotui, įvesties talpai ir kalibravimo sudėtingumui.

7. Kodėl tikslumo matavimo sistemos dažnai teikia pirmenybę dviejų nuolydžių ADC architektūroms?

Dviejų nuolydžių ADC paverčia įtampą laiku per integravimo ir deintegravimo procesus.Tai natūraliai sumažina triukšmo vidurkį ir stipriai atmeta periodinius trukdžius, tokius kaip 50 Hz arba 60 Hz tinklo triukšmas.Dėl puikaus ilgalaikio stabilumo ir triukšmo atmetimo dviejų nuolydžių keitikliai išlieka populiarūs tiksliuose prietaisuose ir skaitmeniniuose multimetruose, nors jų konversijos greitis yra daug lėtesnis nei šiuolaikinių didelio našumo architektūrų.

8. Kaip atskaitos įtampos kokybė ir PCB išdėstymas tiesiogiai veikia ADC tikslumą?

Etaloninė įtampa apibrėžia kiekvieno skaitmeninio išvesties kodo skalę, todėl bet koks poslinkis, triukšmas ar nestabilumas tiesiogiai atsiranda konvertavimo rezultatuose.Prastas PCB išdėstymas taip pat gali sukelti skaitmeninio perjungimo triukšmą į atskaitos tinklą arba analoginius žemės kelius, pablogindamas efektyvią skiriamąją gebą.Daugelyje sistemų kruopštus maršruto parinkimas, atsiejimas, įžeminimo strategija ir šilumos valdymas pagerina matavimo tikslumą labiau nei tiesiog atnaujinant patį ADC.

9. Kodėl praktiniame ADC vertinime ENOB yra reikšmingesnis už vardinę skiriamąją gebą?

Efektyvus bitų skaičius (ENOB) atspindi faktinę naudojamą skiriamąją gebą, įvertinus šiluminį triukšmą, atskaitos nestabilumą, virpėjimą, kvantavimo triukšmą ir analoginius trūkumus.Keitiklis gali reklamuoti labai didelę nominalią skiriamąją gebą, tačiau realus triukšmas ir trukdžiai dažnai sumažina patikimų bitų skaičių veikimo metu.Todėl ENOB pateikia tikroviškesnį matavimo kokybės rodiklį įdiegtose sistemose.

10. Kodėl ADC turėtų būti traktuojami kaip visos signalų grandinės dalis, o ne atskiri komponentai?

ADC našumas labai priklauso nuo sąveikos tarp keitiklio, įvesties tvarkyklės, anti-alias filtro, atskaitos grandinės, laikrodžio sistemos, skaitmeninės sąsajos ir PCB išdėstymo.Netgi didelio našumo ADC gali duoti prastus rezultatus, jei aplinkinėse grandinėse atsiranda nusėdimo klaidų, atskaitos nestabilumas, sujungimo triukšmas arba laiko neapibrėžtumas.Sėkmingi projektai paprastai pasiekiami kartu optimizavus visą signalo kelią, o ne sutelkus dėmesį tik į ADC specifikacijas.